边界扫描，边界扫描的介绍

本文目录一览

1，边界扫描的介绍
2，什么是边界扫描
3，JTAG和边界扫描技术关系
4，边界扫描的边界扫描原理
5，ict的BoundaryScan边界扫描技术
6，什么是边界扫描技术

1，边界扫描的介绍

边界扫描（Boundary Scan）测试发展于上个世纪90年代，随着大规模集成电路的出现，印制电路板制造工艺向小，微，薄发展，传统的ICT 测试已经没有办法满足这类产品的测试要求。由于芯片的引脚多，元器件体积小，板的密度特别大，根本没有办法进行下探针测试。一种新的测试技术产生了，联合测试行为组织（Joint Test Action Group）简称JTAG 定义这种新的测试方法即边界扫描测试。

边界扫描的介绍

2，什么是边界扫描

IEEE 1149.1标准规定的边界扫描技术是针对复杂数字电路提出的自治测试技术，现在已成为数字系统可测性设计的主流[1]。进行边界扫描必须首先进行总线测试，由于总线出现故障会影响TAP状态，而且不能依靠扫描链路进行测试，所以总线故障测试有其独特点。本文在以PC机作为边界扫描测试向量生成和故障诊断的基础上，对单芯片型号为EPM9320LC84印刷电路板边界扫描总线测试的一种实现方法进行讨论。这种故障诊断方法可以推广到多芯片。

什么是边界扫描

3，JTAG和边界扫描技术关系

资料中提到JTAG是一种所谓的边界扫描技术。边界扫描测试是在20世纪80年代中期作为解决PCB物理访问问题的JTAG接口发展起来的，这样的问题是新的封装技术导致电路板装配日益拥挤所产生的。边界扫描在芯片级层次上嵌入测试电路，以形成全面的电路板级测试协议。利用边界扫描－－自1990年以来的行业标准IEEE 1149.1－－您甚至能够对最复杂的装配进行测试、调试和在系统设备编程，并且诊断出硬件问题。

JTAG和边界扫描技术关系

4，边界扫描的边界扫描原理

IEEE 1149.1 标准规定了一个四线串行接口（第五条线是可选的），该接口称作测试访问端口（TAP），用于访问复杂的集成电路（IC），例如微处理器、DSP、ASIC和CPLD。除了TAP之外，混合IC也包含移位寄存器和状态机，以执行边界扫描功能。在TDI（测试数据输入）引线上输入到芯片中的数据存储在指令寄存器中或一个数据寄存器中。串行数据从TDO（测试数据输出）引线上离开芯片。边界扫描逻辑由TCK（测试时钟）上的信号计时，而且TMS（测试模式选择）信号驱动TAP控制器的状态。TRST（测试重置）是可选项。在PCB上可串行互连多个可兼容扫描功能的IC，形成一个或多个扫描链，每一个链都由其自己的TAP。每一个扫描链提供电气访问，从串行TAP接口到作为链的一部分的每一个IC上的每一个引线。在正常的操作过程中，IC执行其预定功能，就好像边界扫描电路不存在。但是，当为了进行测试或在系统编程而激活设备的扫描逻辑时，数据可以传送到IC中，并且使用串行接口从IC中读取出来。这样数据可以用来激活设备核心，将信号从设备引线发送到PCB上，读出PCB的输入引线并读出设备输出。

5，ict的BoundaryScan边界扫描技术

ICT测试仪要求每一个电路节点至少有一个测试点。但随着器件集成度增高，功能越来越强，封装越来越小，SMT元件的增多，多层板的使用，PCB板元件密度的增大，要在每一个节点放一根探针变得很困难，为增加测试点，使制造费用增高；同时为开发一个功能强大器件的测试库变得困难，开发周期延长。为此，联合测试组织（JTAG）颁布了IEEE1149.1测试标准。IEEE1149.1定义了一个扫描器件的几个重要特性。首先定义了组成测试访问端口（TAP）的四（五〕个管脚：TDI、TDO、TCK、TMS，（TRST）。测试方式选择（TMS）用来加载控制信息；其次定义了由TAP控制器支持的几种不同测试模式，主要有外测试（EXTEST）、内测试（INTEST）、运行测试（RUNTEST）；最后提出了边界扫描语言（Boundary Scan Description Language），BSDL语言描述扫描器件的重要信息，它定义管脚为输入、输出和双向类型，定义了TAP的模式和指令集。具有边界扫描的器件的每个引脚都和一个串行移位寄存器（SSR）的单元相接，称为扫描单元，扫描单元连在一起构成一个移位寄存器链，用来控制和检测器件引脚。其特定的四个管脚用来完成测试任务。将多个扫描器件的扫描链通过他们的TAP连在一起就形成一个连续的边界寄存器链，在链头加TAP信号就可控制和检测所有与链相连器件的管脚。这样的虚拟接触代替了针床夹具对器件每个管脚的物理接触，虚拟访问代替实际物理访问，去掉大量的占用PCB板空间的测试焊盘，减少了PCB和夹具的制造费用。作为一种测试策略，在对PCB板进行可测性设计时，可利用专门软件分析电路网点和具扫描功能的器件，决定怎样有效地放有限数量的测试点，而又不减低测试覆盖率，最经济的减少测试点和测试针。边界扫描技术解决了无法增加测试点的困难，更重要的是它提供了一种简单而且快捷地产生测试图形的方法，利用软件工具可以将BSDL文件转换成测试图形，如Teradyne的Victory，GenRad的Basic Scan和Scan Path Finder。解决编写复杂测试库的困难。用TAP访问口还可实现对如CPLD、FPGA、Flash Memroy的在线编程（In-System Program或On Board Program）。

6，什么是边界扫描技术

边扫描测试是在20世纪80年代中期做为解决PCB物理访问问题的JTAG接口发展起来的，这样的问题是新的封装技术导致电路板装配日益拥挤所产生的。边界扫描在芯片级层次上嵌入测试电路，以形成全面的电路板级测试协议。利用边界扫描－－自1990年以来的行业标准IEEE 1149.1－－您甚至能够对最复杂的装配进行测试、调试和在系统设备编程，并且诊断出硬件问题。　　边界扫描的优先：　　通过提供对扫描链的IO的访问，可以消除或极大地减少对电路板上物理测试点的需要，这就会显著节约成本，因为电路板布局更简单、测试夹具更廉价、电路中的测试系统耗时更少、标准接口的使用增加、上市时间更快。除了可以进行电路板测试之外，边界扫描允许在PCB贴片之后，在电路板上对几乎所有类型的CPLD和闪存进行编程，无论尺寸或封装类型如何。在系统编程可通过降低设备处理、简化库存管理和在电路板生产线上集成编程步骤来节约成本并提高产量。　　边界扫描原理：　　IEEE 1149.1 标准规定了一个四线串行接口（第五条线是可选的），该接口称作测试访问端口（TAP），用于访问复杂的集成电路（IC），例如微处理器、DSP、ASIC和CPLD。除了TAP之外，混合IC也包含移位寄存器和状态机，以执行边界扫描功能。在TDI（测试数据输入）引线上输入到芯片中的数据存储在指令寄存器中或一个数据寄存器中。串行数据从TDO（测试数据输出）引线上离开芯片。边界扫描逻辑由TCK（测试时钟）上的信号计时，而且TMS（测试模式选择）信号驱动TAP控制器的状态。TRST（测试重置）是可选项。在PCB上可串行互连多个可兼容扫描功能的IC，形成一个或多个扫描链，每一个链都由其自己的TAP。每一个扫描链提供电气访问，从串行TAP接口到作为链的一部分的每一个IC上的每一个引线。在正常的操作过程中，IC执行其预定功能，就好像边界扫描电路不存在。但是，当为了进行测试或在系统编程而激活设备的扫描逻辑时，数据可以传送到IC中，并且使用串行接口从IC中读取出来。这样数据可以用来激活设备核心，将信号从设备引线发送到PCB上，读出PCB的输入引线并读出设备输出。

边界扫描（boundary scan）测试发展于上个世纪90年代，随着大规模集成电路的出现，印制电路板制造工艺向小，微，薄发展，传统的ict 测试已经没有办法满足这类产品的测试要求。由于芯片的引脚多，元器件体积小，板的密度特别大，根本没有办法进行下探针测试。一种新的测试技术产生了，联合测试行为组织（joint test action group）简称jtag 定义这种新的测试方法即边界扫描测试。