数据转换器，数值转换机是什么

本文目录一览

1，数值转换机是什么
2，工控数据转换器RS232485数据转换器是不是可以加保护
3，单片机中4路8位数据转换器是什么意思请讲详细点真不懂
4，十进制数的小数部分转化成二进制数什么是数据转换器
5，多通道数据转换器把几个不同的传感器的数据通过连接一个转化器
6，数据转换器的作用是什么

1，数值转换机是什么

输入数:3→（3）2-1=8→（ 8）2+1=65→输出数:65

数值转换机是什么

2，工控数据转换器RS232485数据转换器是不是可以加保护

外面买的不能用可能是，你买的应该是无源的吧，这个要串口取电，当你的串口电平不够时，转换器是工作不了的！另外即使能工作，带多个负载时也会出现问题！建议还是用有源的吧！寒石科技HS485GL 可以帮到你

工控数据转换器RS232485数据转换器是不是可以加保护

3，单片机中4路8位数据转换器是什么意思请讲详细点真不懂

4路就是4个通道直白一点4个引脚。8位数据转换器，就是把模拟信号转为数字信号。就是说你在引脚上接个模拟信号0-5V引脚上的转换器转为0-255，假设引脚电压0V-》0 引脚上的电压2.5V-》127 引脚上的电压5V-》255 。单片机中程序读到255就知道引脚电压5V 读到127就知道引脚上的电压是2.5V 读到0就知道引脚上的电压是0V

搜一下：单片机中4路8位数据转换器是什么意思，请讲详细点，真不懂

单片机中4路8位数据转换器是什么意思请讲详细点真不懂

4，十进制数的小数部分转化成二进制数什么是数据转换器

十进制小数转换成二进制小数采用"乘2取整，顺序排列"法。具体做法是：用2乘十进制小数，可以得到积，将积的整数部分取出，再用2乘余下的小数部分，又得到一个积，再将积的整数部分取出，如此进行，直到积中的小数部分为零，或者达到所要求的精度为止。然后把取出的整数部分按顺序排列起来，先取的整数作为二进制小数的高位有效位，后取的整数作为低位有效位。0.4250.425x2=0.850.85x2=1.70.7x2=1.40.4x2=0.80.8x2=1.60.6x2=1.2.0.425=B不都是无限循环，如0.5=0.1B

5，多通道数据转换器把几个不同的传感器的数据通过连接一个转化器

多通道数据转换器一般指其传递的信息是数据（报文）而非电量（电压、电流等）。多通道数据转化器一般有几个输入口，一个（或几个）输出口。输入口一般连接多个传感器，输出口一般连接上位机、仪表等。多通道数据转换器是个宽泛的叫法，应用时应明确区分“通道”的属性，输入通道类型应与传感器的输出通道相同，输出通道应与上位机（或总线）输入通道属性相同。多通道数据转换器在工作时，在核心控制单元的指挥下，将所需的输入、输出通道彼此接通（或断开），进行数据的转换（电气参数的转换、通讯协议的转换等）或传递。总之，你这个问题要涉及很多的相关知识。

6，数据转换器的作用是什么

伴随着半导体技术、数字信号处理技术及通信技术的飞速发展，A/D、D/A转换器近年也呈现高速发展趋势，而随着高速、高精度A/D转换器（ADC）的发展，尤其是能直接进行中频采样的高分辨率数据转换器的上市，对稳定的采样时钟的需求越来越迫切，随着通信系统中的时钟速度迈入GHz级，相位噪声和时钟抖动已成为模拟设计中必须要考虑的因素。　　数据转换器的主要作用要么是由定期的时间采样产生模拟波形，要么是由一个模拟信号产生一系列定期的时间采样。因此，采样时钟的稳定性十分重要，从数据转换器的角度来看，这种不稳定性（亦即随机的时钟抖动），会在模数转换器何时对输入信号进行采样方面产生不确定性，在高速系统中，时钟或振荡器波形的时序误差会限制一个数字I/O接口的最大速率，不仅如此，它还会增大通信链路的误码率，甚至限制A/D转换器（ADC）的动态范围，数据转换器要想获得最佳性能，恰当地选择采样编码时钟是极为重要的。　　ADC电路　　近年来，国外对高速A/D转换器的研究最为活跃，并在基本的Flash结构上出现了一些改进结构[2]，如分区式分级（Subranging）电路结构（如half-flash结构、Pipelined、Multistage结构、Multistep结构）。实际上，他们是由多个Flash电路结构与其他功能电路采用不同形式的组合而成的电路结构，这种结构可弥补基本Flash电路结构的缺陷，是实现高速、高分辨率A/D转换器的优良电路设计技术，这种结构在逐步取代历史悠久的SAR和积分型结构，另外还有一类每级一位（bit-per-stage）电路结构，在它的基础上进一步改进，就得到一种称为Folding（折叠式）的电路结构（又称为Mag Amps结构）这是一种Gray码串行输出结构，这些电路设计技术为高速、高分辨率，高性能A/D转换器的发展起到了积极的推动作用。　　另外，在高分辨率A/D转换器电路设计技术中，Σ-Δ电路结构是目前很流行的一种电路设计技术，这种电路结构不仅在高分辨低速或中速A/D转换器方面将逐步取代SAR和积分型电路结构，而且这种结构同流水线结构相结合，有望实现更高分辨率、和更高速的A/D转换器。　　时钟占空比稳定电路　　随着新时期武器装备中电子系统功能的不断扩大及性能的不断提高，电子系统的复杂程度也不断增加，为了保证电子系统的数据采样、控制反馈和数字处理的能力和性能，现代军用电子系统对A/D转换器的要求也越来越高，尤其是军事数据通讯系统，数据采集系统，对高速、高分辨率A/D转换器的需求在不断增加，时钟占空比稳定电路作为高速、高精度A/D转换器的核心单元，对转换器的信噪比（SNR）和有效位（ENOB）等性能起至关重要的作用，因此要保证高速、高精度A/D转换器的性能，必须首先保证采样编码时钟具有合适的占空比和很小的抖动，因此，开展时钟占空比稳定电路的研究十分需要。　　由于时钟占空比稳定电路是高速、高精度A/D转换器的核心单元，而单独的时钟占空比稳定电路产品几乎没有，只有在高速、高精度A/D转换器中才有报道，ADI公司产品与其他公司产品相比之所以能提高采样性能，主要得益于对DCS（duty cycle stabilizer）电路的改进，DCS电路负担着减小时钟信号抖动的作用，而采样时序就取决于时钟信号，各家公司过去的DCS电路只能将抖动控制在0.25ps左右，而高性能新产品AD9446和LTC2208则可将抖动降低到50fs左右，通常降低抖动就能够改善SNR，从而提高有效分辨率（ENOB：有效比特数），并在达到16比特量子化位数的同时，能实现100Msps以上的采样速率，如果不控制抖动就提高采样速率，则会降低ENOB，且无法获得希望的分辨率，也无法提高量子化位数，DCS电路随着高性能A/D转换器的发展，可向更高速度，更小抖动和稳定方向发展，表1所列为国外A/D转换器中时钟占空比稳定电路的主要技术和参数指标。　　事实上，至今为止，AD公司的60fs的抖动已经是最小的了，现在孔径抖动一般控制在1个ps左右，高于这个数甚至高达几十个ps的抖动实际上已经没有多大的意义了。

为了让楼主更加明白，就不用专业术语讲了，口头大致说下，知道就行，不用弄得太清楚：调制/解调器（modem）根据它的英文读音，平常称做“猫”，你可以把它理解为一种数据转换器。我们电脑上使用的数字信号要通过线路传输，就先得把它转换成模拟信号，然后对方收到模拟信号后再转换成数字信号使用，这个用来转换信号的东东就是猫了。路由器（router ）顾名思义，就是提供路径选择、指定的东东。比如你要把数据传给另一方，你的数据通过怎么的路径到达对方，就是这个路径路由器给选择的。比方一封从北京发往西安的信一样，是走郑州-洛阳还是走包头-太原，这个决定它行走路线的人就是路由器。