modelsim，modelsim仿真

本文目录一览

1，modelsim仿真
2，modelsim有什么优点为什么要用它仿真
3，modelsim怎么对网表进行仿真
4，Modelsim仿真方法前仿真和后仿真的区别
5，如何对多个文件进行MODELSIM仿真
6，multisim和modelsim有什么区别

1，modelsim仿真

前仿真和后仿真。前是对逻辑功能的仿真。后仿真是加入延时的仿真，也就是实际芯片运行时的工作状态。

modelsim仿真

2，modelsim有什么优点为什么要用它仿真

modelsim是专业的仿真软件，其操作简单，仿真运行速度比同类的其他仿真软件都要快很多。并且它支持GUI和dos命令双重操作，对linux系统也是适用的。

modelsim有什么优点为什么要用它仿真

3，modelsim怎么对网表进行仿真

step1：在qurtus改变编译选项： assignments－>EDA tool setting:选择verilog还是vhdl。 step2：编译。你会在你的工程所在目录看到一个simulation的目录，这里面有你生成的网表文件和标准延时文件。 step3：在目录：\quartus\eda\sim_lib找到你...

modelsim怎么对网表进行仿真

4，Modelsim仿真方法前仿真和后仿真的区别

前仿真是功能仿真，不带时延的仿真。后仿真是带时延的仿真。一般做FPGA设计，只要进行前仿真即可，后仿真要做的事情，由写给FPGA的时序约束文件来保证。后仿真一般芯片设计的时候用的多些。

我用你的程序仿真出来了,正确的,有波形啊. 我想你是不是应该把testbench也就是testsim.v和sim.v一起编译,然后在library你的编译后的两个文件一起选中然后右键选择simulate,再在sim标签里面把testsim右键选择add to wave,最后run all就ok了,如果还不行qq上联系吧..我演示给你看= =|||(因为我不是二级用户..所以没有办法上传图片)

5，如何对多个文件进行MODELSIM仿真

可以将所有要编译的所有文件的名字做一个list。新建一个文本文档，重命名为vflist vflist内容例子如下(src为文件夹)： src/base_addr_chk.v src/config_mux.v src/glue.v src/pargen.v src/pci_top.v src/retry_count.v src/state_machine.v tstbench/bkend_daemon.v tstbench/pci_clk_reset.v tstbench/pci_stim.v tstbench/pci_tb.v 在modelsim中编译的时候可使用如下命令 vlog -f vflist 或者将此命令写在do文件里如果只有几个文件要编译，也可以使用命令vlog a1.v b2.v c3.v

6，multisim和modelsim有什么区别

　　Multisim是加拿大图像交互技术公司（Interactive Image Technoligics简称IIT公司)推出的以Windows为基础的仿真工具，适用于板级的模拟/数字电路板的设计工作。它包含了电路原理图的图形输入、电路硬件描述语言输入方式，具有丰富的仿真分析能力。　　工程师们可以使用Multisim交互式地搭建电路原理图，并对电路行为进行仿真。Multisim提炼了SPICE仿真的复杂内容，这样工程师无需懂得深入的SPICE技术就可以很快地进行捕获、仿真和分析新的设计，这也使其更适合电子学教育。通过Multisim和虚拟仪器技术，PCB设计工程师和电子学教育工作者可以完成从理论到原理图捕获与仿真再到原型设计和测试这样一个完整的综合设计流程。　　Mentor公司的ModelSim是业界最优秀的HDL语言仿真软件，它能提供友好的仿真环境，是业界唯一的单内核支持VHDL和Verilog混合仿真的仿真器。它采用直接优化的编译技术、Tcl/Tk技术、和单一内核仿真技术，编译仿真速度快，编译的代码与平台无关，便于保护IP核，个性化的图形界面和用户接口，为用户加快调错提供强有力的手段，是FPGA/ASIC设计的首选仿真软件。　　主要特点：　　? RTL和门级优化，本地编译结构，编译仿真速度快，跨平台跨版本仿真；　　? 单内核VHDL和Verilog混合仿真；　　? 源代码模版和助手，项目管理；　　? 集成了性能分析、波形比较、代码覆盖、数据流ChaseX、Signal Spy、虚拟对象Virtual Object、Memory窗口、Assertion窗口、源码窗口显示信号值、信号条件断点等众多调试功能；　　? C和Tcl/Tk接口，C调试；　　? 对SystemC的直接支持，和HDL任意混合　　? 支持SystemVerilog的设计功能；　　? 对系统级描述语言的最全面支持，SystemVerilog, SystemC, PSL; 　　? ASIC Sign off。